數(shù)碼部件正朝著高速、低耗、小大小、高抗干擾性的方向進(jìn)展，這一進(jìn)展發(fā)展方向?qū)τ∷㈦娐钒宓念A(yù)設(shè)提出了眾多新要求。筆者依據(jù)積年在硬件預(yù)設(shè)辦公中的經(jīng)驗，總結(jié)概括一點(diǎn)高頻布線的技法，供大家參照。 　

(1)高頻電路板往往集成度較高，布線疏密程度大，認(rèn)為合適而使用多層板既然布線所務(wù)必的，也是減低干擾的管用手眼。 　　

(2)高速電路板部件管腳間的引線彎折越少越好。高頻電路布線的引線最好認(rèn)為合適而使用全直線，需求然而，可用45折線或圓弧然而，滿意這一要求可以減損高頻信號對外的發(fā)射和互相間的耦合。 　　

(3)高頻電路板部件管腳間的引線越短越好。 　　

(4)高頻電路板部件管腳間的引線層間交替越少越好。所說的“引線的層間交替越少越好”是指元件連署過程中所用的過孔(Via)越少越好，據(jù)測，一個過孔可帶來約0.5 pF的散布電容，減損過孔數(shù)能顯著增長速度。 (5)高頻電路布線要注意信號線近距離平行駛線所引入的“交錯干擾”，若沒有辦法防止平行散布，可在平行信號線的反面安置大平面或物體表面的大小“地”來大幅度減損干擾。同一層內(nèi)的平行駛線幾乎沒有辦法防止，不過在相鄰的兩個層，走線的方向必須取為互相鉛直。 　　

(6)對尤其關(guān)緊的信號線或部分單元實(shí)行地線包圍的處理辦法，即畫出所選對象的外大概輪廓線。利用此功能，可以半自動地對所選定的關(guān)緊信號線施行所說的的“包地”處置，當(dāng)然，把此功能用于報時的鐘等單元部分施行包地處置對高速系統(tǒng)也將十分有好處。 　　

(7)各類信號走線不可以形成環(huán)路，地線也不可以形成電流環(huán)路。 　　

(8)每個集成電路塊的近旁應(yīng)設(shè)置一個高頻去耦電容。 　　

(9)摹擬地線、數(shù)碼地線等接往公共地線時要用高頻扼流環(huán)節(jié)。在實(shí)際裝配高頻扼流環(huán)節(jié)時用的往往是核心孔穿有導(dǎo)線的高頻鐵氧氣體磁珠，在電路原理圖上對它普通不予表現(xiàn)，由此形成的網(wǎng)絡(luò)表(netlist)就不里面含有這類元件，布線時便會因為這個而疏忽它的存在。針對此事實(shí)，可在原理圖中把它看做電感，在PCB元件庫中單獨(dú)為它定義一個元件封裝，布線前把它手工移動到接近公共地線匯流點(diǎn)的合宜位置上。 　　

(10)摹擬電路與數(shù)碼電路應(yīng)分開安置，獨(dú)立布線后應(yīng)單點(diǎn)連署電源和地，防止互相干擾。 　　

(11)DSP、片外手續(xù)儲存器和數(shù)值儲存器接入電源前， 應(yīng)加濾波電容并使其盡力接近芯片電源引腳，以濾除電源噪聲。額外，在DSP與片外手續(xù)儲存器和數(shù)值儲存器等關(guān)鍵局部四周圍提議屏蔽，可減損外界干擾。(12)片外手續(xù)儲存器和數(shù)值儲存器應(yīng)盡力接近DSP芯片安放， 同時要合理布局， 使數(shù)值線和地址線參差基本維持完全一樣，特別當(dāng)系統(tǒng)中有多片儲存器時要思索問題報時的鐘線到各儲存器的報時的鐘輸入距離對等或可以加單獨(dú)的可編程報時的鐘驅(qū)動芯片。對于DSP系統(tǒng)而言，應(yīng)挑選存取速度與DSP相似的外部儲存器，不然DSP的高速處置有經(jīng)驗將不可以充分施展。DSP指令周期為納秒級，故而DSP硬件系統(tǒng)中最易顯露出來的問題是高頻干擾，因為這個在制造DSP硬件系統(tǒng)的印制線路板(PCB)時，應(yīng)加意對地址線和數(shù)值線等關(guān)緊信號線的布線要做到準(zhǔn)確合理。布線時盡力使高頻線短而粗，且遠(yuǎn)離易受干擾的信號線，如摹擬信號線等。當(dāng)DSP四周圍電路較復(fù)雜時，提議將DSP及其報時的鐘電路、復(fù)位電路、片外手續(xù)儲存器、數(shù)值儲存器制造成最小系統(tǒng)，以減損干擾。 　　

(13)當(dāng)本著以上原則，技術(shù)純熟預(yù)設(shè)工具的運(yùn)用技法往后，經(jīng)經(jīng)手辦理工布線完成后，高頻電路為了增長系統(tǒng)的靠性和可出產(chǎn)性，普通都需求利用高級的PCB仿真軟件施行仿真。 　　

限于篇幅本文錯誤具體的仿真做周密紹介，但給大家的提議是假如有條件必須要對系統(tǒng)做仿真，這處給對幾個基本的概念。給大家做一個基本的解釋明白。 　　

啥子是電磁干擾(EMI)和電磁兼容性(EMC)? 　　

電磁干擾(Electromagnetic InteRFerence)有傳導(dǎo)干擾和輻射干擾兩種。傳導(dǎo)干擾是指經(jīng)過導(dǎo)電媒介把一個電網(wǎng)絡(luò)上的信號耦合(干擾)到另一個電網(wǎng)絡(luò)。輻射干擾是指干擾源經(jīng)過空間把其信號耦合(干擾)到另一個電網(wǎng)絡(luò)。在高速PCB及系統(tǒng)預(yù)設(shè)中，高頻信號線、集成電路的引腳、各類接插件等都有可能變成具備接收天線特別的性質(zhì)的輻射干擾源，能發(fā)射電磁波并影響其它系統(tǒng)或本系統(tǒng)內(nèi)其它子系統(tǒng)的正常辦公。 　　

啥子是信號完整性(signal integrity)? 　　

信號完整性是指信號在信號線上的品質(zhì)。信號具備令人滿意的信號完整性是指當(dāng)在需求的時刻，具備所不可少達(dá)到的電壓電平數(shù)字。差的信號完整性不是由某一純一因素造成的，而是板級預(yù)設(shè)中多種因素并肩引動的。主要的信號完整性問題涵蓋反射、振動、地彈、串?dāng)_等。 　　

啥子是反射(reflection)? 　　

反射就是在傳道輸送線上的回波。信號功率(電壓和電流)的一小批傳道輸送到線上并達(dá)到負(fù)載處，不過有一小批被反射了。假如源端與負(fù)載端具備相同的阻抗，反射就不會發(fā)生了。源端與負(fù)載端阻抗不般配會引動線上反射，負(fù)載將一小批電壓反射回源端。假如負(fù)載阻抗小于源阻抗，反射電壓為負(fù)，與之相反，假如負(fù)載阻抗大于源阻抗，反射電壓為正。布線的幾何式樣、錯誤的線端接、通過連署器的傳道輸送及電源最簡單的面的不蟬聯(lián)等因素的變動均會造成此類反射。 　　

啥子是串?dāng)_(crosstalk)? 　　

串?dāng)_是兩條信號線之間的耦合，信號線之間的互感和互容引動線上的噪聲。容性耦合導(dǎo)發(fā)耦合電流，而感性耦合導(dǎo)發(fā)耦合電壓。PCB板層的參變量、信號線間距、驅(qū)動端和收繳端的電氣特別的性質(zhì)及線端接形式對串?dāng)_都有一定的影響。 　　

啥子是過沖(overshoot)和下沖(undershoot)? 　　

過沖就是第1個峰值或谷值超過設(shè)定電壓——對于升漲沿是指無上電壓而對于減退沿是指最低電壓。下沖是指下一個谷值或峰值。不為己甚的過沖能夠引動盡力照顧二極管辦公，造成過早地失去效力。不為己甚的下沖能夠引動假的報時的鐘或數(shù)值不正確(誤操作)。 　　

啥子是振動(ringing)和 圍繞振動(rounding)? 　　

振動的現(xiàn)象是反反復(fù)復(fù)顯露出來過沖和下沖。信號的振動和圍繞振動由線上過度的電感和電容引動，振動歸屬欠阻尼狀況而圍繞振動歸屬過阻尼狀況。信號完整性問題一般發(fā)生在周期信號中，如報時的鐘等，振動和圍繞振動同反射同樣也是由多種因素引動的，振動可以經(jīng)過合適的端接予以減小，不過沒可能絕對消弭。 　　

啥子是地電最簡單的面反彈噪聲和回流噪聲? 　　

在電路中有大的電流涌動特殊情況引動地最簡單的面反彈噪聲(略稱為地彈)，如數(shù)量多芯片的輸出同時開啟時，將有一個較大的瞬態(tài)電流在芯片與板的電源最簡單的面流過，芯片封裝與電源最簡單的面的電感和電阻會導(dǎo)發(fā)電源噪聲，這么會在真正的地最簡單的面(0V)上萌生電壓的撩動和變動，這個噪聲會影響其它元部件的動作。負(fù)載電容的增大、負(fù)載電阻的減小、地電感的增大、同時開關(guān)部件數(shù)量的增加均會造成地彈的增大。 　　

因為地電最簡單的面(涵蓋電源和地)瓜分，例如地層被瓜分為數(shù)碼地、摹擬地、屏蔽地等，當(dāng)數(shù)碼信號走到摹擬地線地區(qū)范圍時，便會萌生地黃最簡單的面回流噪聲。一樣電源層也有可能會被瓜分為2.5V，3.3V，5V等。所以在多電壓PCB預(yù)設(shè)中，地電最簡單的面的反彈噪聲和回流噪聲需求尤其關(guān)切。 　　

在時域(time domain)和頻域(frequency domain)之間有啥子不一樣? 　　

時域(time domain)是以時間為基準(zhǔn)的電壓或電流的變動的過程，可以用示波器仔細(xì)查看到。它一般用于找出管腳到管腳的延時(delays)、偏移(skew)、過沖(overshoot)、下沖(undershoot)以及樹立時間(settling times)。 　　

頻域(frequency domain)是以頻率為基準(zhǔn)的電壓或電流的變動的過程，可以用頻譜剖析儀仔細(xì)查看到。它一般用于波形與FCC和其它EMI扼制限止之間的比較。 　　

啥子是阻抗(impedance)? 　　

阻抗是傳道輸送線上輸入電壓對輸入電流的比率(Z0=V/I)。當(dāng)一個源發(fā)送一個信號到線上，它將阻攔它驅(qū)動，一直到2*TD時，源并沒有看見它的變更，在這處TD是線的延時(delay)。 　　

啥子是樹立時間(settling time)? 　　

樹立時間就是對于一個振動的信號牢穩(wěn)到指定的最后值所需求的時間。 　　

啥子是管腳到管腳(pin-to-pin)的延時(delay)? 　　

管腳到管腳延時是指在驅(qū)動器端狀況的變更到收繳器端狀況的變更之間的時間。這些個變更一般發(fā)生在給定電壓的50百分之百，最小延時發(fā)生在當(dāng)輸出第1個穿過給定的閾值(threshold)，最大延時發(fā)生在當(dāng)輸出最終一個越電流通過壓閾值(threshold)，勘測全部這些個事情狀況。 　　

啥子是偏移(skew)? 　　

信號的偏移是對于同一個網(wǎng)絡(luò)到了不一樣的收繳器端之間的時間偏差。偏移還被用于在思維規(guī)律門上報時的鐘和數(shù)值達(dá)到的時間偏差。 　　

啥子是斜率(slew rate)? 　　

Slew rate就是邊沿斜率(一個信號的電壓相關(guān)的時間變更的比值)。I/O的技術(shù)規(guī)范 (如PCI)狀況在兩個電壓之間，這就是斜率(slew rate)，它是可以勘測的。 　　

啥子是靜態(tài)線(quiescent line)? 　　

在現(xiàn)時的報時的鐘周期內(nèi)它不顯露出來切換。額外也被稱為"stuck-at"線或static線。串?dāng)_(Crosstalk)能夠引動一個靜態(tài)線在報時的鐘周期內(nèi)顯露出來切換。 　　

啥子是瞞報時的鐘(false clocking)? 　　

瞞報時的鐘是指報時的鐘穿過閾值(threshold)無認(rèn)識地變更了狀況(有時候在VIL 或VIH之間)。一般因為不為己甚的下沖(undershoot)或串?dāng)_(crosstalk)引動。 　　

啥子是IBIS板型? 　　

IBIS(Input/Output Buffer Information Specification)板型是一種基于V/I曲線的對I/O BUFFER迅速正確建模的辦法，是反映芯片驅(qū)動和收繳電氣特別的性質(zhì)的一種國際標(biāo)準(zhǔn)，它供給一種標(biāo)準(zhǔn)的文件款式來記錄如驅(qū)動源輸出阻抗、升漲/減退時間及輸入負(fù)載等參變量，十分適應(yīng)做振動和串?dāng)_等高頻效應(yīng)的計算與仿真。 　　

IBIS本身只是一種文件款式，它解釋明白在一標(biāo)準(zhǔn)的IBIS文件中怎么樣記錄一個芯片的驅(qū)動器和收繳器的不一樣參變量，但并不解釋明白這些個被記錄的參變量怎么樣運(yùn)用，這些個參變量需求由運(yùn)用IBIS板型的仿真工具來讀取。欲運(yùn)用IBIS施行實(shí)際的仿真，需求先完成以下四件辦公。 　　

(1)取得相關(guān)芯片驅(qū)動器和收繳器的原始信息源; 　　

(2)取得一種將原始數(shù)值改換為IBIS款式的辦法; 　　

(3)供給用于仿實(shí)在可被計算機(jī)辨別的布局布線信息; 　　

(4)供給一種能夠讀取IBIS和布局布線款式并能夠進(jìn) 行剖析計算的軟件工具。 　　

IBIS是一種簡單直觀的文件款式，很適應(yīng)用于大致相似于Spice(但不是Spice，由于IBIS文件款式不可以直接被Spice工具讀取)的電路仿真工具。它供給驅(qū)動器和收繳器的行徑描寫，但不泄露電路內(nèi)里建構(gòu)的知識產(chǎn)權(quán)細(xì)節(jié)。換言之，銷行商可以用IBIS板型來解釋明白他們最新的門級預(yù)設(shè)辦公，而不會給其競爭對手透漏過多的產(chǎn)品信息。況且，由于IBIS是一個簡單的板型，看做簡單的帶負(fù)載仿真時，比相應(yīng)的全Spice有三個電極的管子級板型仿真要節(jié)約10～15倍的計算量。 　　

IBIS供給兩條完整的V-I曲線作別代表驅(qū)動器為高電平靜低電平狀況，以及在確認(rèn)的改換速度下狀況改換的曲線。V-I曲線的效用在于為IBIS供給盡力照顧二極管、TTL圖騰柱驅(qū)動源和射極尾隨輸出等非線性效應(yīng)的建模有經(jīng)驗。 　　

啥子是SPICE板型? 　　

SPICE是Simulation Program with Integrated Circuit Emphasis的減寫。 　　

硬件調(diào)整技法

　　硬件調(diào)整時應(yīng)當(dāng)注意的一點(diǎn)問題。如在硬件調(diào)整前，應(yīng)先對電路板施行精細(xì)周密的查緝，仔細(xì)查看有無短路或斷路事情狀況(因為DSP的PCB板布線普通較密、較細(xì)，這種事情狀況發(fā)生的幾率仍然比較高的)。加電后，應(yīng)用手撫摸時的感覺覺是否有點(diǎn)芯片尤其熱。假如發(fā)覺有點(diǎn)芯片燙得利害，需迅即掉電從新查緝電路。擯除故障后，繼續(xù)就應(yīng)查緝結(jié)晶體是否振動，復(fù)位是否準(zhǔn)確靠得住。而后用示波器查緝DSP的CLK-OUT1和CLK-OUT2引腳的信號是否正常，若正常則表明DSP本身辦公基本正常。 　　

(1)保障電源的牢穩(wěn)靠得住 　　

在DSP硬件系統(tǒng)調(diào)整前，應(yīng)保證給實(shí)驗板供電的電源有令人滿意的恒壓恒流特別的性質(zhì)。特別要注意的是，DSP的入口電壓應(yīng)維持在5.0V±0.05V。 電壓過低，則經(jīng)過JTAG接口向Flash寫入手續(xù)時，會顯露出來不正確提醒;電壓過高，則會毀壞DSP芯片。 　　

(2)利用仿真軟件擯除硬件故障 　　

在完成對電路板的查緝后，就可經(jīng)過仿真軟件來調(diào)整手續(xù)。因為仿真時，手續(xù)代碼下載到目的系統(tǒng)中的片外手續(xù)儲存器，故而經(jīng)過仿真軟件可以比較容易地查緝出一點(diǎn)硬件故障。在上電后，若仿真軟件調(diào)整窗戶始末沒有辦法調(diào)入手續(xù)，則有兩種有可能：① DSP芯片引腳存在斷路或短路現(xiàn)象;②DSP芯片毀壞。倘如果是首次利用仿真軟件調(diào)整手續(xù)，此時對付實(shí)驗板斷電，仔細(xì)查緝DSP芯片各引腳的燒焊事情狀況。假如軟件調(diào)整窗戶曾準(zhǔn)確調(diào)入手續(xù)，則有可能是DSP芯片毀壞。此時，可經(jīng)過檢驗測定實(shí)驗板的整板阻抗進(jìn)一步判斷DSP芯片是否受損。若整板阻抗急速減退，可將給DSP芯片供電的電源線割斷，檢驗測定DSP芯片的電阻。 　　

假如軟件調(diào)整窗戶可調(diào)入手續(xù)，但調(diào)入的手續(xù)部分出錯，如對片外手續(xù)儲存器或數(shù)值儲存器操作的代碼成為.word xxxx，此時有可能是片外手續(xù)儲存器或數(shù)值儲存器顯露出來故障。應(yīng)仔細(xì)查緝儲存器是否存在短路或虛焊，若不存在則應(yīng)進(jìn)一步判斷儲存器是否受損。