按測(cè)試內(nèi)部實(shí)質(zhì)意義分類。半導(dǎo)體測(cè)試就是經(jīng)過勘測(cè)半導(dǎo)體的輸出響應(yīng)和預(yù)先期待輸出并施行比較以確認(rèn)或評(píng)估集成電路板功能和性能的過程，其測(cè)試內(nèi)部實(shí)質(zhì)意義主要為電學(xué)參變量測(cè)試。普通來說，每個(gè)芯片都要通過兩類測(cè)試：

           1、參變量測(cè)試。參變量測(cè)試是確認(rèn)芯片管腳是否合乎各種升漲和減退時(shí)間、樹立和維持時(shí)間、高低電壓閾值和高低電流規(guī)范，涵蓋DC（DirectCurrent）參變量測(cè)試與AC（AlternatingCurrent）參變量測(cè)試。DC參變量測(cè)試涵蓋短路測(cè)試、開路測(cè)試、最大電流測(cè)試等。AC參變量測(cè)試涵蓋傳道輸送延緩測(cè)試、樹立和維持時(shí)間測(cè)試、功能速度測(cè)試等。這些個(gè)測(cè)試一般都是與工藝有關(guān)的。CMOS輸出電壓勘測(cè)不必負(fù)載，而TTL部件則需求電流負(fù)載。
           2、功能測(cè)試。功能測(cè)試表決芯片的內(nèi)里數(shù)碼思維規(guī)律和摹擬子系統(tǒng)的行徑是否合乎希望。這些個(gè)測(cè)試由輸入數(shù)量適宜和相應(yīng)的響應(yīng)構(gòu)成。它們經(jīng)過測(cè)試芯片內(nèi)里節(jié)點(diǎn)來查緝一個(gè)證驗(yàn)過的預(yù)設(shè)是否正產(chǎn)辦公。功能測(cè)試對(duì)思維規(guī)律電路的典型故障有頎長(zhǎng)的遮蓋率。

圖表：按測(cè)試內(nèi)部實(shí)質(zhì)意義分類的半導(dǎo)體測(cè)試類型

           測(cè)試成本與測(cè)試時(shí)間成正比，而測(cè)試時(shí)間決定于于測(cè)實(shí)行試試為，涵蓋低速的參變量測(cè)試和高速的向量測(cè)試（功能測(cè)試）。那里面參變量測(cè)試的時(shí)間與管腳的數(shù)量成比例，數(shù)量適宜測(cè)試的時(shí)間倚賴于向量的數(shù)量和報(bào)時(shí)的鐘頻率。測(cè)試的成本主要是功能測(cè)試。按出產(chǎn)流程分類。半導(dǎo)體測(cè)試可以按出產(chǎn)流程可以分為三類：證驗(yàn)測(cè)試、晶圓測(cè)試測(cè)試、封裝檢驗(yàn)測(cè)定。
           （1）證驗(yàn)測(cè)試：又叫作實(shí)驗(yàn)室測(cè)試或特別的性質(zhì)測(cè)試，是在部件進(jìn)入了量產(chǎn)之前證驗(yàn)預(yù)設(shè)是否準(zhǔn)確，需求施行功能測(cè)試和各個(gè)方面的AC/DC。特別的性質(zhì)測(cè)試確認(rèn)部件辦公參變量的范圍。一般測(cè)試最壞事情狀況，由于它比均勻事情狀況更容易評(píng)估，況且經(jīng)過此類測(cè)試的部件將會(huì)在其它不論什么條件下辦公。           
           （2）晶圓測(cè)試：每一塊加工完成后的芯片都需求施行晶圓測(cè)試，他沒有特別的性質(zhì)測(cè)試各個(gè)方面，但務(wù)必分辨斷定芯片是否合乎預(yù)設(shè)的品質(zhì)和需要。測(cè)試向量需求高的故障遮蓋率，但不必遮蓋全部的功能和數(shù)值類型。晶圓測(cè)試主要思索問題的是測(cè)試成本，需求測(cè)試時(shí)間最小，只做經(jīng)過/不經(jīng)過的審理決定。
           （3）封裝測(cè)試：是在封裝完成后的測(cè)試。依據(jù)具體事情狀況，這個(gè)測(cè)試內(nèi)部實(shí)質(zhì)意義可以與出產(chǎn)測(cè)試相仿，還是比出產(chǎn)測(cè)試更各個(gè)方面一點(diǎn)，甚至于可以在特別指定的應(yīng)用系統(tǒng)中測(cè)試。封裝測(cè)試最關(guān)緊的目的就是防止將有欠缺的部件放入系統(tǒng)當(dāng)中。

圖表：測(cè)試在集成電路全過程中的應(yīng)用

           晶圓測(cè)試又叫作前道測(cè)試、“Circuitporbing”（即CP測(cè)試）、“Waferporbing”還是“Diesort”。晶圓測(cè)試大概分為兩個(gè)步驟：1）單晶硅棒經(jīng)標(biāo)準(zhǔn)制程制造的晶圓，在芯片之間的劃片道上會(huì)有設(shè)計(jì)的測(cè)試結(jié)構(gòu)圖，在首層金屬刻蝕完成后，對(duì)測(cè)試結(jié)構(gòu)圖施行晶圓靠得住性參變量測(cè)試（WAT）來監(jiān)控晶圓制造工藝是否牢穩(wěn)，對(duì)不合適合標(biāo)準(zhǔn)的芯片施行墨點(diǎn)標(biāo)記，獲得芯片和微電子測(cè)試結(jié)構(gòu)的計(jì)數(shù)量；2）晶圓制造完成后，針對(duì)制造工藝符合標(biāo)準(zhǔn)的晶圓再施行CP測(cè)試（CircuitProbing），經(jīng)過完成晶圓上芯片的電參變量測(cè)試，反饋芯片預(yù)設(shè)環(huán)節(jié)的信息。完成晶圓測(cè)試后，符合標(biāo)準(zhǔn)產(chǎn)品才會(huì)進(jìn)入了切片和封裝步驟。

圖表：通過測(cè)試和墨點(diǎn)標(biāo)明的晶圓概況圖

          封裝測(cè)試：在一個(gè)Die封裝在這以后，需求通過出產(chǎn)流程中的再次測(cè)試。這次測(cè)試稱為“Finaltest”（即一般說的FT測(cè)試）或“Packagetest”、成品測(cè)試。在電路的特別的性質(zhì)要求界限方面，F(xiàn)T測(cè)試一般執(zhí)行比CP測(cè)試更為嚴(yán)明的標(biāo)準(zhǔn)。芯片或許會(huì)在多組溫度條件下施行多次測(cè)試以保證那一些對(duì)溫度敏銳的特點(diǎn)標(biāo)志參變量。經(jīng)濟(jì)活動(dòng)用場(chǎng)（民品）芯片通例會(huì)通過0℃、25℃和75℃條件下的測(cè)試，而軍事用場(chǎng)（軍用物品）芯片則需求通過-55℃、25℃和125℃。
           不一樣測(cè)試環(huán)節(jié)的測(cè)試參變量和應(yīng)用途景稍有差別。晶圓測(cè)試的對(duì)象是未劃片的整個(gè)兒晶圓，歸屬在前端工序中各占一半制品的測(cè)試，目標(biāo)是監(jiān)控前道工藝良率，并減低后道封裝成本。而成品測(cè)試是對(duì)完成封裝的集成電路產(chǎn)品施行最終的品質(zhì)檢驗(yàn)測(cè)定，主要是針對(duì)芯片應(yīng)用方面的測(cè)試，有點(diǎn)甚至于是待機(jī)測(cè)試，以保障出廠產(chǎn)品的符合標(biāo)準(zhǔn)率。CP測(cè)試與成品測(cè)試的測(cè)試參變量大體是相仿的，但因?yàn)樘结樀娜菰S電流有限，CP測(cè)試一般不可以施行大電流測(cè)試項(xiàng)。這個(gè)之外，CP測(cè)試的常見室溫為25℃左右，而成品測(cè)試有時(shí)候需求在75-90℃的溫度下施行。

圖表：CP測(cè)試與FT測(cè)試相比較